



- 静态锁存器和寄存器
- 时序参数
- 动态时序逻辑

第八章

时序逻辑

静态状态存储原理：双稳态



特点：

- (1) **静态**：信号可以“无限”保持
- (2) 低阻抗驱动
- (3) **触发脉冲的宽度须稍大于环路延时**


幻灯片 2

a1

过渡区增益需大于1


adm, 2011/11/21

静态锁存器的电路



多路开关锁存器


- 晶体管尺寸容易设计
- 晶体管数目多（时钟负载和功耗大）
- 也可以采用NMOS传输管



强制写入锁存器 (传输门可仅由NMOS实现)

- 晶体管尺寸需要精心设计
- 晶体管数目少（时钟负载小）

强制写入锁存器的尺寸设计




锁存器翻转条件：
S点电位高于反相器的 V_M
晶体管尺寸必应满足：

M2的导通电阻

M1-传输门的串联电阻+M2的导通电阻 $V_{DD} > V_M$

主从（边沿触发）寄存器



- 由一个正电平灵敏Latch和一个负电平灵敏Latch 构成(主从Latch 对)。
时钟为高电平时，主Latch 维持， Q_M 值保持不变，输出值 Q 等于时钟上升沿前的输入 D 的值，效果等同于“正沿触发”。
- CLK 高电平和低电平的脉冲宽度应分别大于主（从）latch 的传播延时。
- 实质仍然是电平灵敏，当时钟信号有效时，输入信号必须保持不变。此时在输入端的spike 或glitch 会被主锁存器锁存并传给从锁存器。

幻灯片 5


a3

效果等同于“负沿触发”的主从寄存器只需互换正Latch 和负Latch的位置。

adm, 2011/11/21

主从寄存器电路

基于多路选择器的锁存器对。



强制驱动的静态主从寄存器


减少了时钟控制的传输门，

但存在缺点：


(1) 设计复杂性增加：尺寸设计要保证能强制写入（**T1和D的驱动电路要强于I2**）

(2) 反向导通：


当**T2**导通时，第二个latch有可能通过传输门**T2**的耦合而影响第一个latch存储的数据。（**I1-T2要强于I4**）



避免时钟重叠



(a) 电路图



(b) 一对重叠的时钟

在静态锁存器构成的主从触发器中当 CLK 和 $\overline{CLK}$ 发生重叠时，**可能引起失效**：

(1) 当 CLK 和 $\overline{CLK}$ 同时为高时，A点同时被D和B点驱动，**造成不定状态**

(2) 当 CLK 和 $\overline{CLK}$ 同时为高一段较长时间时，D可以**直接穿通**经过主从触发器

- 静态锁存器和寄存器
- 时序参数
- 动态时序逻辑

第八章

时序逻辑

时序参数

时序参数的定义

时序参数对同步系统的影响

时序参数

(1) 建立 (set-up) 时间: t_{su}

(2) 保持 (hold) 时间: t_{hold}

(3) 时钟至输出 (clk-q) 时间: t_{clk-q}

最大值 (max): 称为时钟至输出的传播延时 (最长延时)。

最小值 (min): 称为时钟至输出的污染延时。


(4) (锁存器) 输入至输出 (d-q) 时间: t_{d-q}

最大值 (max): 称为输入至输出的传播延时 (最长延时)。

最小值 (min): 称为输入至输出的污染延时。


(5) 时钟周期: T

寄存器的时间参数




注意：数据的上升和下降时间不同时，延时将不同。

锁存器的时间参数



注意：数据的上升和下降时间不同时，延时将不同。

寄存器的延时




CLK上升（ T_2 导通）之前 D 端数据必须传递到 T_2 的两端，否则会引起竞争。

D 的数据必须维持到 CLK 把 T_1 完全关闭后，否则会写入错误的值，即最少维持 CLK 输入到 T_1 的传播时间（ D 和 CLK 的传播时间相等，一般为0）。


时钟上升后锁存的数据要经过 T_3 - I_6 的延时才能到达 Q 。

建立时间



(a) $T_{\text{setup}} = 0.21 \text{ nsec}$


满足建立时间要求



(b) $T_{\text{setup}} = 0.20 \text{ nsec}$

不满足建立时间要求

Clk-Q Delay



时序参数


🌿 时序参数的定义

🌿 时序参数对同步系统的影响

允许的最高时钟频率（最短时钟周期）

研究不同时刻
(t_1, t_2)


max条件



$$\text{因此要求: } t_{clk-Q} + t_{p,comb} (max) + t_{setup} \leq T$$

必须避免信号竞争

研究同一时刻
(t_1)



因此要求: $t_{cdreg} + t_{cdlogic} \geq t_{hold}$

t_{cd} : 污染延时 (contamination delay) = 最小延时 (minimum delay)

- 静态锁存器和寄存器
- 时序参数
- 动态时序逻辑

第八章


时序逻辑

动态时序逻辑

🔥 动态传输门边沿触发寄存器

🔥 C²MOS寄存器

动态传输门主从边沿触发寄存器



- 只需8个晶体管，节省功耗和提高性能，甚至可只用NMOS实现。

- 时钟重叠是重要问题：


- 0-0重叠（发生在下降沿）：T1-T2的PMOS同时导通，D-Q馈通，重叠时间超过D-Q传播延时Q可能在下降沿改变

- 1-1重叠（发生在上升沿）：T1-T2的NMOS同时导通，D-Q馈通

$$t_{overlap0-0} < t_{T1} + t_{I1} + t_{T2}$$

$$t_{hold} > t_{overlap1-1}$$

时序参数




建立时间: T_1 维持时间: 0 传播延时(t_{c-q}): $I_1 + T_2 + I_2$

伪静态传输门锁存器

纯动态锁存器存在一些问题：

1. 高阻抗的内部动态节点**易受噪声源的干扰**
 2. 为了控制动态节点的电荷泄漏，必须保证一定的时钟频率，CLK长时间停止会造成电路状态丢失，因此**无法采用时钟调节等低功耗技术**。
 3. 内部动态节点的电压并不跟踪电源电压的变化，从而**降低噪声容限**。
- 在实际设计中动态锁存器/寄存器一般都应当设计成伪静态形式。




动态时序逻辑

❖ 动态传输门边沿触发寄存器


❖ C²MOS寄存器

C²MOS寄存器




可以增加“Keepers”使电路变成伪静态电路。

对时钟偏差不敏感



(a) (0-0) overlap



(b) (1-1) overlap


信号的传播需要在一个上拉后跟着一个下拉，或反之。在C²MOS中不会出现这种情况。

D在重叠区变化会影响X, D应当在重叠区稳定。 ($t_{\text{hold}} > t_{1-1\text{overlap}}$)

时钟斜率的影响

🔥 时钟上升和下降时间足够慢时，会存在一个NMOS和PMOS管同时导通的时间间隙。在输入和输出之间形成了一条通路，可以破坏电路状态

上升/下降时间 < 寄存器传播延时的5倍



总结

❖ 构成时序电路的基本原理

- 双稳态电路（反相器交叉耦合）
- 利用动态节点电容

❖ 静态时序电路：

- 基于多路选择器
- 切换方法：断开反馈环/强驱动

❖ 时钟重叠问题

❖ 时序

- setup\hold\clk-to-Q\锁存器的D-to-Q时间
- 时序参数对时序的影响

总结（续）

🔥 动态时序电路：

- 采用伪静态电路
- C²MOS——对时钟偏差不敏感

🔥 时序单元设计中，动态功耗方面主要考虑时钟负载问题。